15.32/5685

TPE
THE 1 6 SAM TO
TATE THANK

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

2 d The Section 1		- J.
In re the Application of:		Group Art Unit: 2814
KOMIYAMA et al.		
Serial No. 09/776,528		Examiner: unknown
Filed: February 4, 2001)	
For: METHODS FOR MANUFACTURING)	
SEMICONDUCTOR CHIPS, METHODS FOR)	
MANUFACTURING SEMICONDUCTOR)	
DEVICES, SEMICONDUCTOR CHIPS,)	
SEMICONDUCTOR DEVICES, CONNECTION)	
SUBSTRATES AND ELECTRONIC DEVICES)	
	,	

TRANSMITTAL OF CERTIFIED COPIES

Assistant Commissioner for Patents Washington, DC 20231

Dear Sir:

Enclosed are certified copies of priority documents for U.S. Application Serial No. 09/776,528. These documents include Japanese Patent Application Number 2000-028366, and Japanese Patent Application Number 2001-014025. It is believed that no fees are due relating to this submission, however, if fees are due relating to this submission, please charge them to deposit account no. 50-0585.

Respectfully submitted,

Alan S. Ka Alan S. Raynes

Dated: July 12, 2001

Reg. No. 39,809

KONRAD RAYNES & VICTOR LLP

315 South Beverly Drive, Suite 210

Beverly Hills, CA 90212

(310) 556-7983 (tele)

(310) 556-7984 (fax)

Customer No. 24033

I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Assistant Commissioner for Patents, Washington, D.C. 20231 on July /2, 2001.



日本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2001年 1月23日

出願番号

Application Number:

特願2001-014025

出 願 人 Applicant (s):

セイコーエプソン株式会社

2001年 2月 9日

特許庁長官 Commissioner, Patent Office 及川耕造

特2001-014025

【書類名】 特許願

【整理番号】 J0083599

【提出日】 平成13年 1月23日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 25/00

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】 込山 忠

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】 原明稔

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】 佐藤 英一

【特許出願人】

【識別番号】 000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】 100093388

【弁理士】

【氏名又は名称】 鈴木 喜三郎

【連絡先】 0266-52-3139

【選任した代理人】

【識別番号】 100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【選任した代理人】

【識別番号】 100107261

【弁理士】

【氏名又は名称】 須澤 修

【先の出願に基づく優先権主張】

【出願番号】 特願2000-28366

【出願日】 平成12年 2月 4日

【手数料の表示】

【予納台帳番号】 013044

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約書 1

【包括委任状番号】 9711684

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器

【特許請求の範囲】

【請求項1】 半導体チップの表面に電極を形成した後、前記半導体チップの背面から前記電極が露出するまで縦穴の掘り下げを行ったことを特徴とする半導体チップの製造方法。

【請求項2】 第1半導体チップの表面に電極を形成した後、前記第1半導体チップの背面から前記電極が露出するまで縦穴の掘り下げを行うとともに、第2半導体チップの表面にエッチングにて突起を形成した後、この突起の頂上部に突合せ用電極を形成し、当該突合せ電極が前記電極に接触するよう前記第1半導体チップと前記第2半導体チップとを重ね合わせたことを特徴とする半導体装置の製造方法。

【請求項3】 第1半導体チップの表面に金属膜を形成し、前記第1半導体チップの背面に塗布されたレジストをマスクとして縦穴を陽極化成にて形成した後、前記金属膜を除去するとともに前記第1半導体チップの表面に前記縦穴を塞ぐよう電極を形成したことを特徴とする半導体装置の製造方法。

【請求項4】 前記縦穴を形成した後に、前記背面側から前記電極に金属膜を形成させたことを特徴とする請求項2または請求項3に記載の半導体装置の製造方法。

【請求項5】 表面に形成された電極と背面より前記電極が露出するよう形成された縦穴とを有した半導体チップ。

【請求項6】 表面に形成された電極と背面より前記電極が露出するよう形成された縦穴とを有した第1半導体チップと、当該第1半導体チップの前記縦穴に挿入される突起とこの突起上に前記電極と接触する突合せ用電極とを有した第2半導体チップとからなることを特徴とする半導体装置。

【請求項7】 前記第1半導体チップおよび前記第2半導体チップの結晶方位面は(100)であることを特徴とする請求項6に記載の半導体装置。

【請求項8】 前記第1半導体チップおよび前記第2半導体チップの結晶方

位面は(110)であることを特徴とする請求項6に記載の半導体装置。

【請求項9】 前記電極の前記背面側に金属膜が密着形成され、この金属膜を介して前記電極と前記突合せ用電極との接触をなしたことを特徴とする請求項6万至請求項8のいずれかに記載の半導体装置。

【請求項10】 請求項6乃至請求項9のいずれかに記載の半導体装置を用いたことを特徴とする接続用基板。

【請求項11】 請求項10に記載の接続用基板を用いたことを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器に係り、特に電気信号の遅延防止と小型化を図る半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器に関する。

[0002]

【従来の技術】

近年、電子機器の高性能化、小型化に伴って1つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージとすることにより、半導体装置の高機能化と小型化とが図られている。そして、マルチチップパッケージには、複数の半導体チップを平面的に並べたものと、複数の半導体チップを厚み方向に積層したものとがある。半導体チップを平面的に並べたマルチチップパッケージは、広い実装面積を必要とするため、電子機器の小型化への寄与が小さい。このため、半導体チップを積層したスタックドMCPの開発が盛んに行われている。

[0003]

【発明が解決しようとする課題】

従来のスタックドMCPは、例えば特開平6-37250号公報に記載されているように、積層した半導体チップを相互に電気的に接続する場合、各半導体チップの周縁部に端子部を形成し、各チップの端子間をワイヤによって接続してい

る。このため、半導体チップ相互の電気的接続が煩雑となるばかりでなく、積層 する半導体チップは、上にいくほどサイズを小さくしなければならず、集積効率 、実装効率が低下する。また、半導体チップの集積度が向上すると、ワイヤ間の 間隔が小さくなってワイヤ間で短絡を生ずるおそれがある。

[0004]

さらに、従来のスタックドMCPにおいては、積層した半導体チップを接着剤によって相互に接合するようにしており、接着剤の塗布などを必要として工程が 煩雑となる。

[0005]

本発明は、前記従来技術の欠点を解消するためになされたもので、ワイヤを用いずに積層した半導体チップを相互に電気的に接続することを目的としている。

[0006]

【課題を解決するための手段】

上記目的を達成するために、請求項1に係る半導体チップの製造方法は、半導体チップの表面に電極を形成した後、前記半導体チップの背面から前記電極が露出するまで縦穴の掘り下げを行ったことを特徴としている。請求項1に係る半導体チップの製造方法によれば、第1半導体チップに形成された縦穴に導電部材を挿入させ、当該導電部材を電極に接触させることで、両者の導通が図れることとなり電極間の経路を短くすることで信号遅延を防止することができる。

[0007]

請求項2に係る半導体チップの製造方法は、第1半導体チップの表面に電極を 形成した後、前記第1半導体チップの背面から前記電極が露出するまで縦穴の掘り下げを行うとともに、第2半導体チップの表面にエッチングにて突起を形成し た後、この突起の頂上部に突合せ用電極を形成し、当該突合せ電極が前記電極に 接触するよう前記第1半導体チップと前記第2半導体チップとを重ね合わせたことを特徴としている。請求項2に記載の半導体チップの製造方法によれば、第1 半導体チップに形成された縦穴に、第2半導体チップの表面に形成された突起を 挿入することで、当該突起の頂上部(先端)に形成された突合せ用電極を、電極 に接触させることができる。このように第1半導体チップと第2半導体チップと を重ねることで電極と突合せ用電極との導通を図ることが可能になり、電極間の 経路を短くすることで信号遅延を防止することができる。また重ね合わせる半導 体チップの面積に制限が無いことから、同一面積の半導体チップを積層させるこ とができ、このため装置本体の小型化を達成することができる。

[0008]

そして請求項3に係る半導体装置の製造方法は、第1半導体チップの表面に金属膜を形成し、前記第1半導体チップの背面に塗布されたレジストをマスクとして縦穴を陽極化成にて形成した後、前記金属膜を除去するとともに前記第1半導体チップの表面に前記縦穴を塞ぐよう電極を形成したことを特徴としている。請求項3に記載の半導体装置の製造方法によれば、陽極化成を縦穴の形成に用いるため、当該縦穴の形成のための時間を(例えば、エッチング速度などと比較して)大幅に短縮させることができる。

[0009]

さらに請求項4に係る半導体装置の製造方法は、前記縦穴を形成した後に、前 記背面側から前記電極に金属膜を形成させたことを特徴としている。請求項4に 記載の半導体装置の製造方法によれば、金属膜が前記電極の保護をなすので、第 1半導体チップと第2半導体チップとを重ね合わせる際、突合せ用電極が電極に 接触し、当該電極に損傷が生じるのを防止することができる。

[0010]

また請求項5に係る半導体チップは、表面に形成された電極と背面より前記電極が露出するよう形成された縦穴とを有することを特徴としている。請求項5に記載の半導体チップによれば、半導体チップに形成された縦穴に導電部材を挿入させ、当該導電部材を電極に接触させることで、両者の導通が図れることとなり電極間の経路を短くすることで信号遅延を防止することができる。

[0011]

そして請求項6に係る半導体装置は、表面に形成された電極と背面より前記電極が露出するよう形成された縦穴とを有した第1半導体チップと、当該第1半導体チップの前記縦穴に挿入される突起とこの突起上に前記電極と接触する突合せ用電極とを有した第2半導体チップとからなることを特徴としている。請求項6

に記載の半導体装置によれば、半導体チップ同士を積層させるだけで双方の導通が図れることとなる。またチップの表裏面を介してでの接続となるので重ね合わせる半導体チップの面積に制限が無く、同面積の半導体チップの重ね合わせが可能になる。このように第1半導体チップと第2半導体チップとを重ねれば電極と突合せ用電極との導通を図ることが可能になり、電極間の経路を短くすることで信号遅延を防止することができる。また重ね合わせる半導体チップの面積に制限が無いことから、同一面積の半導体チップを積層させることができ、このため装置本体の小型化を達成することができる。

[0012]

ここで請求項7に係る半導体装置は、前記第1半導体チップおよび前記第2半導体チップの結晶方位面は(100)であることを特徴としている。請求項7に記載の半導体装置によれば、両者の結晶方位を同一にすることで、エッチングにより同一の断面形状が形成されるので、隙間のない両者の噛み合わせ(重ね合わせ)が可能になる。また両者が同一材料であれば熱膨張も一定になるので、周囲の温度に変化が生じても両者の噛み合わせを確実に行うことができる。

[0013]

また請求項8に係る半導体装置は、前記第1半導体チップおよび前記第2半導体チップの結晶方位面は(110)であることを特徴としている。請求項8に記載の半導体装置によれば、請求項7に記載の半導体装置と同様に、両者の結晶方位を同一にすることで、エッチングにより同一の断面形状が形成されるので、隙間のない両者の噛み合わせ(重ね合わせ)が可能になる。また両者が同一材料であれば熱膨張も一定になるので、周囲の温度に変化が生じても両者の噛み合わせを確実に行うことができる。

[0014]

さらに請求項9に係る半導体装置は、前記電極の前記背面側に金属膜が密着形成され、この金属膜を介して前記電極と前記突合せ用電極との接触をなしたことを特徴としている。請求項9に記載の半導体装置によれば、第1半導体チップと第2半導体チップとを重ねる際、突合せ用電極は、電極に直に接触せず金属膜を介して接触するので電極に損傷が生じるのを防止することができる。

[0015]

そして請求項10に係る接続用基板は、請求項6乃至請求項9のいずれかに記載の半導体装置を用いたことを特徴としている。請求項10に記載の接続用基板によれば、電極間の経路を短くすることができるとともに、集積効率、実装効率を高くすることができる半導体装置を用いているため接続用基板本体も信号が遅延することなく、また基板本体の小型化を達成することができる。

[0016]

また請求項11に記載の電子機器は、請求項10に記載の接続用基板を用いたことを特徴としている。請求項11に記載の電子機器によれば、信号が遅延することなく、さらに小型化を達成することができる接続用基板を有しているので、本電子機器においても、信号の遅延防止と小型化とを達成することができる。

[0017]

【発明の実施の形態】

以下に本発明に係る半導体チップの製造方法および半導体装置の製造方法、半 導体チップ、半導体装置、接続用基板、電子機器に好適な具体的実施の形態につ いて図面を参照して詳細に説明を行う。

[0018]

図3は、本実施の形態に係る第1半導体チップと第2半導体チップの接続形態を示す断面説明図である。同図(1)に示すように、本実施の形態に係る半導体装置10は、第1半導体チップ12と第2半導体チップ14とからなり、これら半導体チップを積層させた形態となっている。

[0019]

第1半導体チップ12は単結晶シリコンを基材としており、当該単結晶シリコンの表面の結晶方位面は(100)面となっている。そしてこの第1半導体チップの表面16に形成された絶縁層の下層には、図示しないトランジスタやコンデンサあるいは抵抗などといった素子が形成されており、これら素子は、絶縁層に形成されたスルーホールを介して表面16に形成された金属配線に接続され、当該金属配線の先端に形成される電極18と電気的導通を図れるようにしている。

[0020]

なお上述した電極18は、タングステン20の上面にアルミ22を形成した2 層構造になっており、後述する縦穴をエッチングによって形成する際に、タングステン20によって電極18自体の損傷を防止するようにしている。

[0021]

第1半導体チップ12において、電極18が形成される反対側、すなわち背面24には、縦穴26が形成される。そして当該縦穴26の開口形状は正方形となっており、その各縁辺からは背面24に対し54.74度の傾斜をなす斜面が形成されている。なお天井部分には電極18を構成するタングステン20が露出しており、当該タングステン20に導電部材を接触させることで表面16側に形成された素子との導通を図れるようにしている。

[0022]

なお第1半導体チップ12における背面24、および天井部分となる電極18を除く縦穴26範囲には、テトラエトキシシラン(TEOS)等の絶縁膜(SiO₂)28が形成されており、導電部材が背面24等に接触しても短絡が生じるのを防止できるようにしている。

[0023]

一方、半導体装置10を構成する他方側の第2半導体チップ14も第1半導体 チップ12と同様に単結晶シリコンを基材としており、当該単結晶シリコンの表 面の結晶方位面も、また第1半導体チップ12と同様に(100)面となってい る。

[0024]

こうした第2半導体チップ14の表面31には、前記縦穴26と凹凸嵌合が可能な突起30が形成されており、当該突起30の頂上部には、突合せ用電極32が形成されている。そして表面31から突合せ用電極32までの高さは、第1半導体チップ12の背面24から縦穴26の天井となるタングステン20までの高さと等しくなっており、第1半導体チップ12と第2半導体チップ14とを重ね合わせた際にタングステン20と突合せ電極32とが接触できるようになっている。なお突合せ用電極32からは金属配線34が引き出されており、第1半導体チップ12の表面に形成された素子への導通を図れるようにしている。

[0025]

このように構成された第1半導体チップ12と第2半導体チップ14とは、同図(2)に示すように積み重ねられ、半導体装置10を構成する。なお本実施の形態では、第1半導体チップ12と第2半導体チップ14との接続は導電性接着剤36を用いることとし、上下に加圧をなすことでタングステン20と突合せ電極32との導通を図るようにしている。そしてこのように構成された半導体装置10では、第1半導体チップ12と第2半導体チップ14との大きさに制限がないことから、同一形状を用いることが可能となり、実装面積を有効に活用することができる。また半導体チップ間の経路を短くすることで信号遅延を防止することもできる。

[0026]

そして上述した半導体装置10を実装した接続用基板本体では、電極間の経路を短くすることができるとともに、集積効率、実装効率を高くすることができる半導体装置を用いているため接続用基板本体も信号が遅延することなく、また基板本体の小型化を達成することができる。

[0027]

さらに接続用基板を備えた電子機器によれば、信号が遅延することなく、さらに小型化を達成することができる接続用基板を有しているので、本電子機器においても、信号の遅延防止と小型化とを達成することができる。

[0028]

図1は、本実施の形態に用いられる第1半導体チップ12の形成手順を示す工程説明図である。同図(1)に示すように、表面の結晶方位面が(100)の単結晶シリコンには、図示しないトランジスタやコンデンサあるいは抵抗などといった素子と電気的導通がなされる電極18が形成される。

[0029]

電極18を構成する手順は以下のようになる。すなわち電極18は、タングステン20とアルミ22との2層構造になっているが、タングステン20の形成手順は、まずスパッタリングによりTi膜を70~200オングストローム、その上にTiN膜を反応性スパッタリングにより300~1000オングストローム

形成する。その後、六フッ化タングステン(WF $_6$)を主剤ガスとするプラズマ CVDを行い、表面16を高融点金属であるタングステンによって覆う。その後 は、 SF_6 とArとの混合ガスを用いたドライエッチングによってタングステン をエッチバックし、余分なタングステンを除去してタングステンを電極18の範 囲内にだけ残し、電極18の下層となるタングステン20を形成する。なおこの余分なタングステンの除去は、エッチバックによらずにCMPによって行うようにしてもよい。

[0030]

こうしてタングステン20を形成した後は、単結晶シリコンウェハ自体を圧力 2~5mTorr、温度150~300℃のアルゴン雰囲気中に配置し、A1-Cu、A1-Si-Cu、A1-Siなどをターゲットとし、DC9~12kW の入力電力でスパッタを行い、これらのターゲットと同じ組成を有するアルミ2 2をタングステン20の上層に形成すればよい。

[0031]

第1半導体チップ12に電極18を形成した後は、その背面24側よりKOH水溶液やエチレンジアミン水溶液等のエッチング液を用いて、異方性エッチングを行い縦穴26を形成する。なおこの縦穴26の側壁は背面24すなわち(100)面と54.74度をなす斜面で形成される。そして背面24における開口幅を設定することで均一の角度を有した縦穴26を形成することができる。なお異方性エッチングが進行していくと、エッチング液が電極18に達するが、ここで当該電極18はタングステン20とアルミ22の2層構造になっており、タングステン20は前記エッチング液に浸食されないことから、縦穴26ではその天井に電極18を構成するタングステン20が露出した形態となる。エッチング終了の形態を同図(2)に示す。

[0032]

そしてエッチング終了後は、同図(3)に示すように背面側からテトラエトキシシラン(TEOS)を用いた熱CVDにて絶縁膜(SiO $_2$)28を形成すればよい。このように第1 半導体チップ1 2の背面24に絶縁膜28を形成したことから、導電部材が背面24等に接触しても短絡が生じるのを防止することがで

きる。

[0033]

その後は、同図(4)に示すように縦穴26における天井部、すなわちタングステン20が露出するように当該タングステン20にかかる絶縁膜28の除去をフォトレジスト工程等を経て行うようにすればよい。

[0034]

図2は、本実施の形態に用いられる第2半導体チップ14の形成手順を示す工程説明図である。同図(1)に示すように、第1半導体チップ12同様、表面の結晶方位面が(100)の単結晶シリコンが基材として用いられる。

[0035]

そして同図(2)に示すように、その表面31における突起30の頂上部に相当する範囲にレジスト38を塗布し、KOH水溶液やエチレンジアミン水溶液等のエッチング液を用いた異方性エッチングを行う。

[0036]

同図(3)は、異方性エッチング終了後の形態を示す、同図(3)に示すようにレジスト38を塗布した状態で異方性エッチングを行えば、レジスト38が塗布された範囲以外の箇所が除去され、縦穴26と凹凸嵌合をなす突起30が形成される。

[0037]

そして突起30が形成された後はレジスト38を除去し、金属膜を堆積させるとともに、フォトレジスト工程を経て、金属配線34を形成する。そして当該金属配線34を形成した後は、単結晶シリコンウェハ自体を圧力2~5mTorr、温度150~300℃のアルゴン雰囲気中に配置し、A1-Cu、A1-Si-Cu、A1-Siなどをターゲットとし、DC9~12kWの入力電力でスパッタを行い、これらのターゲットと同じ組成を有するアルミからなる突合せ用電極32を形成すればよい。

[0038]

なお本実施の形態においては、第1半導体チップ12および第2半導体チップ 14に用いる単結晶シリコンの表面の結晶方位面を(100)としたが、この結 晶方位に限定されることもなく、結晶方位面を(110)である単結晶シリコンを第1半導体チップ12および第2半導体チップ14に用いるようにしてもよい。図4は、結晶方位面を(110)である単結晶シリコンを第1半導体チップ12に用いた場合の製造工程図であるが、同図に示すように縦穴26が斜面を有しない形状となるだけで天井にタングステン20が露出する同様の縦穴26を形成することができる。

[0039]

ところで図4において示した第1半導体チップ12における縦穴26の形成は、異方性エッチングで行うこととしたが他の方法を用いるようにしてもよい。図5は、N型の単結晶シリコンを基材とする第1半導体チップ12の縦穴26形成を、陽極化成にて行う場合の装置構成図である。

[0040]

同図に示すように陽極化成装置40は、フッ酸を充填可能とする容器42と、前記容器42の上方に容器底面と対面するように設置された電極46と、当該電極46の上部に設けられ容器底面を照射可能なランプ48と、電極46と容器底面に設置される第1半導体チップ12との間に印加をなす電源50とで構成されている。このような陽極化成装置40に投入される第1半導体チップ12は、縦穴26の形成範囲以外の部分に絶縁膜52が形成された形態となっている。そしてこの絶縁膜52が形成された第1半導体チップ12を容器42の底面に置き、前記容器42にフッ酸を導入する。その後、前記絶縁膜52が形成された表面にランプ48により照射を行うとともに、電源50により電極46と、第1半導体チップ12の電極となるプラチナ電極44との間に電圧を加える。このような動作を行うと、第1半導体チップ12の背面24において、絶縁膜52が覆っていない部分、すなわち縦穴26の形成領域が削れ、縦穴26が形成される。このように縦穴26の形成に陽極化成を用いることとすれば、エッチングによる縦穴26形成に対して、大幅に加工時間の短縮を行うことができる。

[0041]

そして縦穴26を形成した後は、プラチナ電極44を取り除き、新たにスパッタ等でアルミ製の電極を形成するとともに、その背面24から絶縁膜52を除去

し、新たにテトラエトキシシラン(TEOS)等の絶縁膜(SiO_2) 28を熱 CVDなどで形成すればよい。

[0042]

図6は、第1半導体チップにおいてその縦穴26内に金属膜を形成する手順を示した製造工程図である。

[0043]

同図(1)は、第1半導体チップ12に電極18と縦穴26とを形成した後の断面図を示す。そして電極18と縦穴26とを形成した後は、同図(2)に示すようにテトラエトキシシラン(TEOS)等の絶縁膜(SiO₂)28を熱CVDなどで形成する。そして絶縁膜28の形成後は、同図(3)に示すように縦穴26の内側に金属膜54を形成すればよい。なおこの金属膜54の形成方法としては、第1半導体チップ12自体を、圧力2~5mTorr、温度150~300℃のアルゴン雰囲気中に配置し、A1−Cu、A1−Si−Cu、A1−Siなどをターゲットとし、DC9~12kWの入力電力でスパッタを行い、これらのターゲットと同じ組成を有するアルミからなる金属膜54を形成すればよい。そして金属膜54が形成された第1半導体チップ12と第2半導体チップ14とを積層させれば、第2半導体チップ14の突起30に設けられた突合せ用電極32は金属膜54に接触するので、この接触によって電極18に損傷が生じることがない。このためチップ同士を積層する際に電極18の保護が図ることができる

[0044]

【発明の効果】

以上説明したように本発明によれば、半導体チップの表面に電極を形成した後、前記半導体チップの背面から前記電極が露出するまで縦穴の掘り下げを行ったことから、電気的経路の短縮をなすことができ、このことから電気的信号の遅延を防止することができる。

[0045]

そして第1半導体チップの表面に電極を形成した後、前記第1半導体チップの 背面から前記電極が露出するまで縦穴の掘り下げを行うとともに、第2半導体チ ップの表面にエッチングにて突起を形成した後、この突起の頂上部に突合せ用電極を形成し、当該突合せ電極が前記電極に接触するよう前記第1半導体チップと前記第2半導体チップとを重ね合わせたことから、半導体チップ間の電極の導通を確実に図ることができるとともに、半導体チップの積層により信号経路の短縮化を図ることができ、信号の遅延を防止することができる。

[0046]

また第1半導体チップの表面に金属膜を形成し、前記第1半導体チップの背面に塗布されたレジストをマスクとして縦穴を陽極化成にて形成した後、前記金属膜を除去するとともに前記第1半導体チップの表面に前記縦穴を塞ぐよう電極を形成したことから、陽極化成を縦穴の形成に用いるため、当該縦穴の形成のための時間を(例えば、エッチング速度などと比較して)大幅に短縮させることができる。

[0047]

ところで表面に形成された電極と背面より前記電極が露出するよう形成された 縦穴とを有したことから、電気的経路の短縮をなすことができ、このことから電 気的信号の遅延を防止することができる。

[0048]

また表面に形成された電極と背面より前記電極が露出するよう形成された縦穴とを有した第1半導体チップと、当該第1半導体チップの前記縦穴に挿入される突起とこの突起上に前記電極と接触する突合せ用電極とを有した第2半導体チップとからなることから、上記効果と同様に電極間の経路を短くすることができるとともに、これら半導体チップが積層された装置本体の小型化を達成することができる。

[0049]

そして請求項6乃至請求項9のいずれかに記載の半導体装置を用いた接続用基板では、電極間の経路短縮による信号遅延防止と、接続用基板本体の小型化を達成することができる。

[0050]

さらに請求項10に記載の接続用基板を用いた電子機器においても、接続用基

板の効果と同様に、電極間の経路短縮による信号遅延防止と、接続用基板本体の小型化を達成することができる。

【図面の簡単な説明】

【図1】

本実施の形態に用いられる第1半導体チップ12の形成手順を示す工程説明図である。

【図2】

本実施の形態に用いられる第2半導体チップ14の形成手順を示す工程説明図である。

【図3】

本実施の形態に係る第1半導体チップと第2半導体チップの接続形態を示す断 面説明図である。

【図4】

結晶方位を(110)面である単結晶シリコンを第1半導体チップ12に用いた場合の製造工程図である

【図5】

N型の単結晶シリコンを基材とする第1半導体チップ12の縦穴26形成を、 陽極化成にて行う場合の装置構成図である。

【図6】

第1半導体チップにおいてその縦穴26内に金属膜を形成する手順を示した製造工程図である。

【符号の説明】


1 0	半導体装置
1 2	第1半導体チップ
1 4	第2半導体チップ
1 6	表面
1 8	電極
2 0	タングステン
2 2	アルミ


特2001-014025


2 4	背面
2 6	縦穴
2 8	絶縁膜
3 0	突起
3 1	表面
3 2	突合せ用電極
3 4	金属配線
3 6	導電性接着剤
3 8	レジスト
4 0	陽極化成装置
4 2	容器
4 4	プラチナ電極
4 6	電極
4 8	ランプ
5 0	電源
5 2	絶縁膜
5 4	金属膜


【書類名】 図面

[図1]













【図2】











【図3】







10:半導体装置 12:第1半導体チップ 14:第2半導体チップ


16:表面 18:電極


32: 突合せ用電極

【図4】













【図5】




【図6】









【書類名】 要約書

【要約】

【課題】 ワイヤを用いずに積層した半導体チップを電気的に接続する半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器を提供する。

【解決手段】 表面16に電極18を形成した後、背面24から電極18におけるタングステン20が露出するよう縦穴26を形成する。そして第2半導体チップ14の表面31にエッチングにて突起30を形成した後、この突起30の頂上部に突合せ用電極32を形成する。ここで突合せ電極32が電極18に接触するよう第1半導体チップ12と第2半導体チップ14とを重ね合わすようにすれば、電極間の経路を短くすることで信号遅延を防止することができる。また重ね合わせる半導体チップの面積に制限が無く、同一面積の半導体チップを積層させることができ、このため半導体装置10の小型化を達成することができる。

【選択図】 図3

出願人履歴情報

識別番号

[000002369]

1. 変更年月日 1990年 8月20日

[変更理由] 新規登録

住 所 東京都新宿区西新宿2丁目4番1号

氏 名 セイコーエプソン株式会社